APS

Preferované sú pravidelné konfigurácie s maximálnym stupňom k Pravidelnou konfiguraciou stupňa k. sa nazyva konfiguracia 2k štvorcekoch z krotych kazdy ma v nej prave k susedov

Každá "1" (jedničkový bod) musí byť zaradena aspoň do jednej pravidelnej konfigurace ak cielom je tvorba disjinktivnej normalnej formy

Preferované sú pravidelné konfigurácie s minimálnym stupňom k Pravidelnou konfiguraciou stupňa k. sa nazyva konfiguracia 2k štvorcekoch z krotych kazdy ma v nej prave k susedov

Každá "0" (nulovy bod) musí byť zaradena aspoň do jednej pravidelnej konfigurace ak cielom je tvorba disjinktivnej normalnej formy

Ak výsledok operácie je NaN

Ak výsledok operácie sa rovna N, pričom N je počet zobrazovacích rádov 

Ak výsledok operácie nie je možné reprezentovat na K bitoch, pričom K je počet zobrazovacích rádov 

Ak výsledok operácie sa rovna 0

Ak výsledok operácie je možné reprezentovat na N bitoch, pričom N je počet zobrazovacích rádov 

Stav vysokej impedancie daného uzla v obvode. Tento stav nie je možné overit voltmetrom (meranim napatia). 

Plávajúci výstupný signál, ktorý môže mať tak hodnotu 0 ako aj 1.

Plávajúci výstupný signál, ktorý môže mať hodnotu iba 0

Stav vysokej impedancie daného uzla v obvode. Tento stav nie je možné overit ampermetrom (meranim prudu). 

46

226

28

448

V prípade automatu Moore, výstup je závislý od vnutomého stavu automatu 

V prípade automatu Moore, výstup je závislý tak od vnútorného stavu automatu, ako aj od aktuálneho vstupu. 

V prípade automatu Mealy, výstup je závislý tak od vnútorného stavu automatu, ako aj od aktuálneho vstupu. 

V prípade automatu Mealy, výstup je závislý len od vnutomého stavu automatu 

Loop

Moore

Mealy

Je to časový úsek (začínajúci so zmenou CLK), po uplynutí ktorého je garantované, že Q má stabilnú (ustáleno) hodnotu. 

Je to časový úsek (začínajúci so zmenou CLK), po uplynutí ktorého sa prejavovať zmena na Q, tj. Q ešte nemusi mať ustálenu hodnotu.

"100010"

6X"23"

6D"34"

4D"34"

Musí byť vždy deklarované pred deklaráciou portov 

Je možne hodnotu deklarovanu slovom generic ľubobvoľne meniť počas behu simulácie modulu

Môže byť deklarovane v bloku architecture.  

Definuje generickú konštantu vo vnútri bloku entity

0x23

0x89

0x45

0x67

Volajúca funkcia smie prepisat obsah registrov, ale nesmie prepisat pamäťové miesta, ktoré použiva volana funkcia.

Volaná funkcia obnoví obsah uchovaných registrov.  

Volaná funkcia vykoná inštrukciu jr $ra.  

Volajúca funkcia uchováva hodnoty potrebných registrov ($ra, niekedy aj $t0-t9).  

Volajúca funkcia vykoná inštrukciu jal na volanú funkciu. 

Hazard RAW opisuje štrukturálny hazard

Hazard typu citanie-po-zapis opisuje údajovu antizávislost. 

Hazard typu zapis-po-citanie opisuje údajovu antizávislost. 

0, 1, 2, 3, 4, 5, 6, 7

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F 

Delenie inštrukcie na dielčie kroky, ktoré sa vykonávajú súbežne.  

Zreťazené spracovanie. 

Zvyšenie počtu ALU jednotiek

Štruktúra systému, vyjadrená prostredníctvom specifikácie a opisu procesov ktoré sú v ňom definované, predstavuje pravidio na dosiahnutie  požadovanéto ciela 

Funkcia systému, vyjadrená prostredníctvom abstraktných alebo inžinierskych foriem zobrazenia (grafy, jazyky, schémy a pod., vyjadruje kompoziciu jeho prvkov a ich vzajomnych vazieb

Funkcia systému, vyjadrená prostredníctvom specifikácie a opisu procesov ktoré sú v ňom definované, predstavuje pravidio na dosiahnutie požadovanéto ciela 

Štruktúra systému, vyjadrená prostredníctvom abstraktných alebo inžinierskych foriem zobrazenia (grafy, jazyky, schémy a pod., vyjadruje kompoziciu jeho prvkov a ich vzajomnych vazieb

4,62

5,29

4,29

5,62

RegWrite = 0, RegDst = 1, ALUSrc = 0. 

RegWrite = 1, RegDst = 1, ALUSrc = 0. 

RegWrite = 1, RegDst = 0, ALUSrc = 0. 

RegWrite = 0, RegDst = 0, ALUSrc = 0. 

0,57

57

5,7

0,057

Pravda

Nepravda

1

2

3

4

5

6

7

8

3

4

5

2

3,70

4,60

2,80

5,10

1110

10111

111

000110,1100_B

110,1100_B

 0110,110000_B

0110,101000_B

99,99

4,62

3,84

4,12

42

32

8

36

Prikaz wait ma viacero foriem, ktore ale nie je mozne vzajomne kombinovat 

Prikaz wait je plne syntetizovatelnym prikazom

Prikaz wait sluzi k uplnemu zastaveniu behu procesu 

Prikaz wait sluzi len na učelu simulacié

3,14

4,27

5,68

4,97

Cislicove signaly maju konecny pocet analogovych hodnot

Cislicove signaly maju konecny pocet diskretnych hodnot, vacsinou dve : 1 a 0 

Cislicove signaly maju nekonecny pocet diskretnych hodnot

Cislicove signaly maju konecny pocet diskretnych hodnot, vacsinou desat: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9

Pravda

Nepravda

Pravda

Nepravda

S = 1, kde S definuje ram bloku cache

S = B/N, kde S definuje ram bloku cache, B je blok v HP a N je pocet blokov v rame

S = B, kde S definuje rám bloku cache a B je blok v HP. 

12,5

4,97

5,29

4,68

Pri testovaní podmienky (i!=j) sa vyžaduje príkaz j (jump) a návesť naviac 

Podmienka (i==j) by mala byť testovaná pomocou inštrukcie beq (branch equal) v MIPS kóde

V C kóde by mala byť podmienka (i!=j) zmenená na (i<j)

Pri testovaní podmienky (i!=j) sa vyžaduje príkaz jeq (jump equal)

Pravda

Nepravda

Pravda

Nepravda

A & B

A | B

A + B

not used

A & ~B

A | ~B

A - B

SLT